This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-319692

(43)Dat f publication of application: 08.12.1995

(51)Int.CI. G06F 9/32 G05B 19/05


(21)Application number : 06-110631 (71)Applicant : FUJI ELECTRIC CO LTD

(22)Dat of filing: 25.05.1994 (72)Inventor: ODAKA HIDEYUKI

(54) PROGRAMMABLE CONTROLLER

(57)Abstract:

PURPOSE: To accelerate the execution speed of a programmable controller of a form for processing a first kind instruction and a second kind instruction of a sequence control program composed of the first kind instruction and the second kind instruction by a first control arithmetic means and a second control arithmetic means. CONSTITUTION: A BPU 120 composed of a bus driver 22 and a distribution circuit 40 as a data input means, the bus driver 21 and a selection circuit 30 as a data output circuit, registers RA and RB, a head address generation circuit IA and a bit processor (BP) 21 is used as the first control arithmetic means. The BP 21 performs classification into the first kind instruction and the second kind instruction when a sequenc control instruction is inputted. In the case of the second kind instruction, the head address of a program for storing the execution program of the second kind instruction is obtained by retrieving memory inside the head address generation circuit IA from information included in the instruction, an operand is read from the sequence control program and stored in the registers RA and RB and then, control is transferred to the second control arithmetic means and the second kind instruction is executed.



LEGAL STATUS

[Date of request for examination]

[Date of s nding the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Dat of registration]

[Number of appeal against examiner's decision of rejection]

[Dat of r questing appeal against examiner's decision of rejection]

[Date of xtinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-319692

(43)公開日 平成7年(1995)12月8日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 9/32 G05B 19/05 360 C

G 0 5 B 19/05

F

審査請求 未請求 請求項の数3 OL (全 11 頁)

(21)出願番号

(22)出願日

特願平6-110631

平成6年(1994)5月25日

(71) 出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72) 発明者 小高 秀之

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内


(74)代理人 弁理士 山口 巖

(54) 【発明の名称】 プログラマブルコントローラ

(57)【要約】

【目的】第1種命令と第2種命令とからなるシーケンス 制御プログラムの第1種、第2種命令のそれぞれを、第 1制御演算手段と第2制御演算手段とによって処理する 形式のプログラマブルコントローラの実行速度を上げ る。

【構成】データ入力手段としてのバスドライバ22と分配 回路40、データ出力回路としてのバスドライバ21と選択 回路30、レジスタRA,RB、先頭番地生成回路IA、ビット プロセッサ (BP) 21とからなるBPU120 を第1制御 演算手段として使用し、BP21はシーケンス制御命令を 入力すると第1種命令と第2種命令に区分し、第2種命 令の場合は、この命令に含まれる情報から先頭番地生成 回路IA内のメモリを検索して第2種命令の実行プログラ ムを格納するプログラムの先頭番地を得、レジスタRA、R B にオペランドをシーケンス制御プログラムから読み出 して格納後、制御を第2制御演算手段に渡して第2種命 令を実行させる。



【特許請求の範囲】

【請求項1】第1種の命令と第2種の命令とからなるシ ーケンス制御用プログラムの内の前記第1種命令を実行 する第1の制御演算手段と、前記第2種命令を実行する 第2の制御演算手段と、前記シーケンス制御プログラム とこのプログラムの実行に必要なデータとを格納する記 憶手段とを有するプログラマブルコントローラにおい て、

前記第1制御演算手段は、先頭番地生成回路とレジスタ 群とデータ入力手段とデータ出力手段とを有し、前記シ ーケンス制御用プログラムの命令の形式から第1種命令 と第2種命令の区分をし、第2種命令の場合は、この命 令の実行プログラムの先頭番地を前記先頭番地生成回路 の内部で生成して記憶し、さらに前記データ入力手段を 介して前記第1種命令のオペランドを前記レジスタ群に 格納し、前記第2制御演算手段は前記第1制御演算手段 からの信号を受けて、前記先頭番地生成回路が記憶する 内容と前記レジスタ群が記憶する内容とを、前記データ 出力手段を介して入力し、この入力した内容に基づいて 前記第2種命令を実行するものであることを特徴とする 20 プログラマブルコントローラ。

【請求項2】請求項1に記載のプログラマブルコントロ ーラにおいて、

第1制御演算手段は番地出力手段を有し、レジスタ群に 格納した第2種命令のオペランドが第2制御演算手段の 演算処理の対象となるデータの所在番地を表す場合は、 この番地を番地出力手段を介して記憶手段に出力し、こ の記憶手段から前期番地の内容をデータ入力手段を介し て前記レジスタ群に格納するものであることを特徴とす るプログラマブルコントローラ。

【請求項3】請求項2に記載のプログラマブルコントロ **ーラにおいて**。

第1制御演算手段は、第2種命令の内の特定の命令用の 演算手段と判別手段とを有し、第2種命令の演算処理の 対象となるデータと演算処理の処理結果を格納すべき記 憶手段の番地とをレジスタ群に格納した場合に、このデ ータを使って行う演算処理が前記演算手段によって処理 可能か否かを前記判別手段によって判別し、処理可能の 場合は、前記記憶手段に番地出力回路を介して番地信号 を出力し、前記演算手段による処理結果をデータ出力回 40 路を介して前記記憶手段の前記番地信号によって指定さ れた番地に格納するものであることを特徴とするプログ ラマブルコントローラ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、主としてビットと単位 の演算処理を行う第1の制御演算手段(以下の説明では BPUの略語を使う)と、汎用のデータ処理を行う第2 の制御演算手段(以下の説明ではCPUの略語を使う) とによってシーケンス制御命令を実行するプログラマブ 50 シーケンス制御プログラムの実行に当たって必要とされ

ルコントローラに関する。

[0002]

【従来の技術】プログラマブルコントローラは一般に制 御演算手段を有し、プログラマブルコントローラによる シーケンス制御は、この制御演算手段がシーケンス制御 の内容を現すプログラムを実行することによって行われ る。シーケンス制御は自動扉の前に人が検出されたこと を条件に扉を開くといった条件制御や、扉を開き人の通 過後に閉じるといった順序制御が大部分を占め、これら の制御は論理演算などのビット単位のデータ処理を主と する制御である。従って、プログラマブルコントローラ を構成する制御演算手段が1個の場合は、この制御演算 手段が実行するプログラムの大部分がアンド、オア、ノ ットなどの論理演算命令やビット単位のデータ転送など のビット単位の処理(以下の説明ではビットデータ処理 と略記する) であるといえる。ところが制御演算手段の 発達にともないプログラマブルコントローラは単に条件 制御や順序制御にとどまらず、位置決め制御や、環境の 温度制御など等簡単な論理演算に比較すると複雑でデー タ量が多い演算を必要とする制御をも実行できるように なった。しかし大きいデータを扱い複雑な処理を行う命 令を有する制御演算手段はビットデータ処理も勿論実行 可能ではあるが、ビットデータ処理の処理速度に関して は、ビットデータ処理専用に作られた制御演算手段には 遠く及ばない。そとで、プログラマブルコントローラが 実行する命令の内、ビットデータ処理はこの処理専用に 作られた第1の制御演算手段としての、ビットプロセッ サ(以下の説明ではBPと略称する)を有するビット演 算処理手段(BPU)を使用してシーケンス制御全体と しての実行速度を上げ、大きいデータを扱う命令には、 大きいデータの処理に適した第2の制御演算手段として のCPUを使用して高度のデータ処理をも行える形式の プログラマブルコントローラが製作されるようになっ た。以下の説明ではBPUが実行するシーケンス制御命 令を第1種命令、CPUが実行するシーケンス制御命令 を第2種命令と記して区別する。

【0003】BPUとCPUの両方を有するプログラマ ブルコントローラの一例を、図7により説明する。図に おいて、1はプログラマブルコントローラである。10は CPU、20はBPU、30はシステムROM、40はシステ ムRAM、50はユーザーRAMであり、これらはプログ ラマブルコントローラ1の主要部を構成する要素であ る。システムROM30は、このプログラマブルコントロ ーラの主要機能を決定するシステムプログラムと、CP Uが実行すべき第2種命令用のプログラム(第2種命令 はCPUが固有にもつ機械語の一つのみで処理できない 場合が多く、この場合は第2種命令の名称に代表される サブルーチンプログラムにより処理される)が格納され た読み出し専用のメモリである。システムRAM40は、

るデータが格納される記憶手段としてのRAM (Random Access Memory) であり、ユーザーRAM 50は、シーケ ンス制御プログラムが格納されるRAMである。ABはア ドレスバスであって、CPU10またはBPU20の制御の もとに出力される番地信号を伝送する信号母線であり、 DBはデータバスであって、このプログラマブルコントロ ーラを構成する各部分のデータを伝送する信号母線であ り、CBはコントロールバスであって、CPU10あるいは BPU20から出力される制御信号や、制御信号を入力さ れた構成要素の応答信号を伝送する信号母線である。60 10 はユーザーRAM50に格納されたシーケンス制御プログ ラムを構成する命令の格納番地を記憶するプログラムカ ウンタ(以下の説明ではPCと略記する)であって、P C60はCPU10またはBPU20からコントロールバスCB を介して端子OEに入力される信号が0になることを条件 に、このカウンタが記憶するデータを番地信号としてア ドレスバスABに出力し、CPU10からコントロールバス CBを介して端子WEに入力される信号がOになることを条 件に、この時点にデータバスDBを経由して伝送されてい るデータを記憶し、また端子CKに 0, 1,0と変化する パルスが、1回入力されるごとに、このカウンタが記憶 するデータに1を加算する。

【0004】図8の(a) は、プログラマブルコントロー ラ1によって処理される命令の一般的な形式を示した図 であって、命令は命令の主要機能を現す命令コードIC と、命令の処理の対象となるデータの所在場所を示すメ モリの番地、などのオペランドOPi(i は番号1~3)とか らなる。命令のメモリへの格納順序は、CPUの命令の 実行順序に合わせて、例えば本例の様にオペランドが3 個ある場合は、番地n ~n+3 番地のメモリに命令コード IC、第 1オペランドOP1、第2オペランドOP2、第3オ ペランドOP3 の順序にする。図8の(b) は命令コードIC の構成例を示す図であって、本例では命令コードICを構 成する各ビット単位の記憶要素の最上位のビットBOの内 容が0か1かによって、第1種命令と第2種命令とを区 分し、ビットBOに続く複数ビット群B1によって命令の種 類を現し、ビット群B1に続くビット群B2によってオペラ ンドの数などを現す。図8の(c) はオペランドOPi の構 成例を示す図であって、本例では最上位からの複数ビッ トOBO でオペランドの種類別、例えばこのオペランドが 即値として直接処理されるデータか、データの所在を示 す番地かを表し、OBO に続く複数ビットOB1 で即値や番 地などを表す。

【0005】図7に示した構成要素を有するプログラマクルの所要時間はプログラマブルコントローラのプログブルコントローラ1の動作を図9に示すフローチャートにより説明する。なお処理する命令は、図8に示したオペランドに番地を含む形式のものとする。図9に戻り、グラムがあったとするとこのスイッチの開閉状態を検出するプログラマブルコントローラの電源が投入されるとCPU10(図7)がシステムROM30に格納されたシステムプログラムに従って、初期設定CSOを実行する。初期設 50 が行われる。シーケンス制御はリアルタイムの処理を基

定CSO にはシーケンス制御プログラムの最初に実行すべ き命令が格納されているメモリの番地をPC60に設定す る動作が含まれる。初期設定CSO が終了した段階でCP U10はBPU20を起動させる信号をコントロールバスCB を介してBPU20公送信して、シーケンス制御を実行す るための制御をBPU20に渡し、CPU10に課せられた 他の仕事があればこれを実行する。BPU20はプログラ マブルコントローラ1への起動信号を処理BS1 において 待ち、起動信号が入力されるとBPU20は処理BS2 にお いて、PC60を制御し、PC60が記憶するデータを番地 信号として、ユーザーRAM50に格納されたシーケンス 制御プログラムの命令を読み込み、処理BS3 において第 1種命令か否かを判断する。第1種命令の場合は処理BS 4 においてBPU20内部の回路によって処理する。第2 種命令の場合は、CPU10亿シーケンス制御の実行を再 開する指令信号を送信して、制御をCPU10に渡し、C PU10からの処理完了の信号を図のフローチャートの符 号SW2 に示す命令実行上の位置で待機する。CPU10は BP20からの信号を入力されると、その時実行中の他の プログラムがあれば、そのプログラムの実行は一時中断 してフローチャートに符号SWIで示す命令実行上の位置 からシーケンス制御の命令を実行する。即ち、BPU20 から渡された制御に従って、PC60が示す番地からシー ケンス制御プログラムの命令を処理CS1 によって読み出 し、この命令を構成する命令コードIC(図8の(b)参 照)から処理CS2 において命令の種類を判別し、さらに この処理で実行内容を格納したプログラムの先頭番地を 生成し、生成した先頭番地を処理CS3 においてCPU中 のレジスタに格納する。ついで処理CS4 において先に読 み込まれた命令コードICから、オペランドの数を生成 し、処理CS5 においてこの生成された数をCPU内のレ ジスタに格納する。処理CS6 においては処理CS5 におい て判明したオペランドの数だけ、オペランドを順次ユー ザーRAM50から読み出し、CS6までの処理によって得 られた情報を使用して処理CS7 において最終のデータ処 理を行い、完了後シーケンス制御をBPU20に渡す。 【0006】BPU20はフローチャートの符号SW2 で示 した位置からシーケンス制御の実行を再開し、処理8SS においてPC60が保持するデータに1を加算して、処理 済のシーケンス制御命令の次の番地にPCの内容を歩進 させる。その後処理BS2 の実行に戻り、以後処理BS2 ~ BS5 の処理を繰り返す。以上に述べた処理BS2 ~BS5 の 一巡のサイクルは、実行サイクルと称され、1実行サイ クルの所要時間はプログラマブルコントローラのプログ ラム処理速度の指標となる時間である。例えばシーケン ス制御においてあるスイッチの開閉状態を検出するプロ グラムがあったとするとこのスイッチの開閉状態が検出 できる機会は、1サイクル中に1度であるから、1実行 サイクルの所要時間が短い程、リアルタイムに近い処理

本とするから実行サイクルはできるだけ短いことが望ま しい。特に高速の機械の制御などにおいては、実行サイ クルの長短がPCの性能を判断する基準になる。

[0007]

【発明が解決しようとする課題】前述したとおり、BPUとCPUとを構成要素とするプログラマブルコントローラにおいては、シーケンス制御プログラムのなかで多数をしめるビットデータ処理を、ビットデータ処理専用に作られたBPUに実行させることによって、実行サイクルの短縮を行っている。ところがシーケンス制御に要求される制御の内容が次第に高度化し、プログラムの量も増えるに及んで第2種命令が占める割合や、実行回数が増大し、実行サイクルの短縮のためには、第2種命令自体の処理時間の短縮が強く要請されるようになっている

【0008】本発明の目的は、上述した要請に答えるためにプログラマブルコントローラにおけるシーケンス制御プログラムを構成する第2命令の実行時間を短縮することである。

[0009]

【課題を解決するための手段】前述の目的を達成するた め、本発明によれば、第1種の命令と第2種の命令とか らなるシーケンス制御用プログラムの内の第1種命令を 実行する第1の制御演算手段と、第2種命令を実行する 第2の制御演算手段と、シーケンス制御プログラムとと のプログラムの実行に必要なデータとを格納する記憶手 段とを有するプログラマブルコントローラにおいて、第 1制御演算手段は、先頭番地生成回路とレジスタ群とデ ータ入力手段とデータ出力手段とを有し、シーケンス制 御用プログラムの命令の形式から第1種命令と第2種命 令の区分をし、第2種命令の場合は、この命令の実行プ ログラムの先頭番地を先頭番地生成回路内部で生成して 記憶し、さらにデータ入力手段を介して第1種命令のオ ペランドをレジスタ群に格納し、第2制御演算手段は第 1制御演算手段からの信号を受けて、先頭番地生成回路 が記憶する内容とレジスタ群が記憶する内容とを、デー タ出力手段を介して入力し、この入力した内容に基づい て第2種命令を実行するものであることを特徴とする。 【0010】また、第1制御演算手段は番地出力手段を 有し、レジスタ群に格納した第2種命令のオペランドが 40 第2制御演算手段の演算処理の対象となるデータの所在

第2制御演算手段の演算処理の対象となるデータの所在番地を表す場合は、この番地を番地出力手段を介して記憶手段に出力し、この記憶手段から番地の内容をデータ入力手段を介してレジスタ群に格納するものであることを特徴とする。

【0011】さらに、第1制御演算手段は、第2種命令の内の特定の命令用の演算手段と判別手段とを有し、第2種命令の演算処理の対象となるデータと演算処理の処理結果を格納すべき記憶手段の番地とをレジスタ群に格納した場合に、このデータを使って行う演算処理が演算50

手段によって処理可能か否かを判別手段によって判別し、処理可能の場合は、記憶手段に番地出力回路を介して番地信号を出力し、演算手段による処理結果をデータ出力回路を介して記憶手段の番地信号によって指定された番地に格納するものであることを特徴とする。

[0012]

【作用】第1種命令と第2種命令とからなるシーケンス 制御用プログラムの内の第1種命令を実行する第1の制 御演算手段と、シーケンス制御プログラムの内の第2種 命令を実行する第2の制御演算手段と、シーケンス制御 プログラムとこのプログラムの実行に必要なデータとを 格納する記憶手段とを有するプログラマブルコントロー ラにおいて、第1の制御演算手段は、シーケンス制御命 令を読み込むと、この命令の形式から第1種命令と第2 種命令の区分をし、第2種命令の場合は、先頭番地生成 回路にこの命令の実行プログラムの先頭番地を記憶し、 さらにデータ入力手段を介して、この命令のオペランド を入力し、レジスタ群に記憶する。第2の制御演算手段 は第1の制御演算手段からシーケンス制御命令の実行を 促す信号を受けると、第1の制御演算手段が有するデー タ出力手段を介して第2種命令の実行プログラムの先頭 番地を先頭番地生成回路から入力し、この命令のオペラ ンドをレジスタ群から入力して、第2種命令の実行プロ グラムを実行する。

【0013】さらに、第1制御演算手段に番地出力手段を付加したものにおいては、レジスタ群に格納した応用命令のオペランドが第2の制御演算手段の演算処理の対象となるデータの所在番地を表す場合は、この番地を番地出力手段を介して記憶手段に出力し、記憶手段から番地の内容をデータ入力手段を介してレジスタ群に格納し、第2の制御演算手段は第1の制御演算手段が有するデータ出力手段を介して第2種命令プログラムの先頭番地を先頭番地生成回路から入力し、この命令の実行に必要なオペランドをレジスタ群から入力し、入力したオペランドを直接処理の対象とするデータとして扱い、第2種命令プログラムを実行する。

【0014】さらにまた、第1制御演算手段に演算処理手段を付加したものにおいては、第1制御演算手段は、第2種命令の演算処理の対象となるデータと演算処理の処理結果を格納すべき記憶手段の番地とをレジスタ群に格納した場合に、このデータを使って行う演算処理が自己が有する演算手段によって処理可能であることを、自己が有する判別回路の出力信号が示す場合は、自己のレジスタに格納している処理結果を格納すべき記憶手段の番地を番地出力回路を介して出力し、この番地に演算手段の処理結果を直接格納する。

[0015]

【実施例】

(実施例1)図1に請求項1に記載のプログラマブルコントローラの一実施例の内、第1の演算手段としてのB

PU120 のブロック図を示す。このBPUを構成要素とするプログラマブルコントローラ(以下の説明ではプログラマブルコントローラ100と称する)は、図7 に示したプログラマブルコントローラとBPUの部分を除いて同一であり、同一のものは同一の符号を付して説明を省略する。なお図1において、PC60、アドレスバスAB、データバスDB、コントロールバスCBは、図7の同符号で示されたものと同一であり、BPU120 の動作に直接関係する部分であるので、BPU120 のブロック図とともに示されている。

【0016】BPU120は、ビットプロセッサ(以下の 説明ではBPの略号を使用する) 21、データ入力手段と してのバスドライバ 22 と分配回路40、データ出力手段 としてのバスドライバ 21 と選択回路30とからなる。B P21は、ビットデータ処理とBPU全体の制御とを行う 回路である。バスドライバ2i(iは番号を示す二桁目の数 1 または2) は二値の制御信号Si(iは1 または2 の番 号)を入力されて、この信号が能動の値を示すときは、 このバスドライバのデータバスに接続する入力側の端子 への入力データを出力側の端子に出力し、非能動の値を 示すときはデータの通過を遮断する回路であり、選択回 路30は選択信号として二値の制御信号AoOとAo1 とを入 力され、この信号の組み合わせで作られる数値に対応し て、データ入力端子に入力される複数組のデータの中か ら一組のデータを選択して出力側の端子に出力する回路 であり、分配回路40は分配信号として二値の制御信号Ai 0 とAi1 とを入力され、この信号の組み合わせで作られ る数値に対応して、データ入力端子への一組のデータ を、複数組ある出力データ端子群の中の一組に出力する 回路である。RA,RB は分配回路40が出力するデータを入 力されて、このデータを信号ENが能動の値になった時点 で記憶し、この記憶したデータを選択回路30に出力する レジスタであり、IAは分配回路40を介して命令コードを 入力されて、基本命令と応用命令の区分をし、応用命令 の場合はその応用命令が格納されているメモリの先頭番 地をレジスタに格納し、この格納した先頭番地を選択回 路30亿出力する命令先頭番地生成回路である。

【0017】図2に命令先頭番地生成回路IAのブロック図を示す。図において、71はレジスタであり、このレジスタを構成する最高位のビット72の内容によって第1種40命令と第2種命令とが区分される。例えばこのビットの内容が0の場合は、このビットから出力される信号によって、図外のビット処理回路が能動となって論理演算等のビット処理が行われ、1ならば以下に説明する第2種命令に関する処理が行われる。レジスタ71の内73で示される部分は第2種命令の先頭番地を格納したRAM75中の番地を指定するデータが格納された命令部であり、例えばこの命令部が8ビット構成の場合は256個の異なる第2種命令の先頭番地の格納場所を指定することができる。この命令部で選択されたRAM75の内容は命令先頭50

番地レジスタ76に格納されてのレジスタの内容が選択回路30(図1参照)に出力される。74はレジスタ71の中のオペランド部であり、この命令の場合はオペランドの個数を示す数値が格納されている。以下の説明では、先頭番地レジスタ76に記憶されているデータを先頭番地生成回路Iが記憶するデータとして説明する。

【0018】図1のを参照して、プログラマブルコント ローラ100 の動作を図8に示した形式の命令を実行する 場合を例にして説明する。BPU120 に命令の実行が移 10 ると、BP21はPC60の端子0Eへの信号を0にしてPC 60が保持するシーケンス制御命令が格納されているユー ザーRAM50(図6参照)への番地信号を出力して、と の番地にある命令コードIC(この番地には図7に示した 命令形式の命令例えば四則演算命令が格納されているも のとする)を出力させ、同時に信号S2を能動にし、命令 コードICを分配回路40に入力し、さらに同時に分配回路 への入力データが先頭番地生成回路IAに入力されるよう に、信号AiO とAi1 とを分配回路に入力し、先頭番地生 成回路IAに入力されされた命令コードICがデータとして 確立する時点に合わせて、第2種命令の先頭番地を先頭 番地生成回路IAに記憶させる。以上に説明したとおり、 命令コードICの読み込みから命令先頭番地生成回路IAに 記憶されるまでの処理は、ユーザーRAM50に番地信号 が到達し、この番地の内容が先頭番地生成回路IAに記憶 されるまでの回路を構成する、各回路要素の同時に進行 する動作によるので、BPUの1命令の処理時間として は最短の処理時間である1マシーンサイクルの間に行わ れる。また先頭番地生成回路IAのオペランド部74(図2 参照) から発せられるオペランドの個数を示す信号によ り、BP21はPC60の端子CKに1つのパルス信号を送信 してPCの内容に1を加算し、以上に説明した命令コー ドICの入力動作と同様にして、命令コードICの次の番地 に格納されているオペランドOP1 を読み出し、同時に分 配回路への信号AiO,Ai1 が示す数を歩進させて分配回路 の出力がレジスタRAに入力される様に制御してオペラン FOP1 をレジスタRAに格納する。さらに同様にしてPC 60の内容を歩進させ、オペランドOP1 の格納番地に続く 番地に格納されているオペランドOP2 をレジスタRBに格 納する。一つのオペランドを読み出してレジスタに格納 するまでの処理も同時に進行する回路素子の動作によっ て行われるので、BPU21の1マシーンサイクル内に完 了する。

【0019】次いでBPU120 は図外のCPUにシーケンス制御命令の実行を促す信号を送信する。この信号を受けてCPUは選択回路30とバスドライバ21とにコントロールバスCBを介して信号を送り命令先頭番地生成回路IAの内容で示される第2種命令プログラムの先頭番地を入力し、オペランドOP1、OP2 をレジスタRA、RB から入力して、第2種読命令プログラムを実行する。

【0020】図3は以上に説明したBPU120を有する

プログラマブルコントローラの初期設定プログラムを除 く動作を示すフローチャートであり、この図を参照して 図9のフローチャートによって説明した従来の技術によ るプログラマブルコントローラの動作との差異を説明す る。BPU120 (図1)は上述のとおりに一つの命令の 実行時間としては最短の1マシンサイクルの間に、処理 BS20を完了する。処理BS20の内容は命令コード読み込み 処理BS と、BPUでの処理の可否を判断する処理BS3 と、第2種命令用プログラムの先頭番地読み出しとこの 先頭番地のレジスタへの書き込み処理BS31である。図9 に示したとおり従来のプログラマブルコントローラにお いては、ことまでに相当する処理をBPU20による処理 BS2 と処理BS3 および、CPU10による処理CS1 ~処理 CS3 によって実行する。従って従来のプログラマブルコ ントローラ1 (図7参照) においてはCPU10による処 理CS1 〜処理CS3 を余計に必要とし、これを処理時間で 比較すると、本実施例のプログラマブルコントローラ10 0 においては1マシーンサイクルで完了する処理が、従 来のプログラマブルコントローラ1においては、CPU 10による処理CS1 〜処理CS3 はそれぞれ 1 マシーンサイ 20 クル以上の処理時間を必要とするので、BPU20による 処理部分の処理時間を1マシーンサイクルとしてこれを 加え、合計少なくとも4マシーンサイクルを要する。ま た図3に示す処理BS32においても、プログラマブルコン トローラ100 においては一つのオペランドあたり、命令 コード読み込みの場合と同様にして1マシーンサイクル で完了するが、従来のプログラマブルコントローラ1の 場合は、図9に示す処理CS4 と処理CS5 の2個の処理を 必要としデータ読み込みにはデータ読み込みが終了した か否かの判断をする処理が含まれるので、少なくとも2 マシーンサイクルを必要とする。

【0021】なお本実施例のシーケンス制御プログラム 実行開始時の図外のCPUによる初期設定においては、 応用命令プログラムの先頭番地を、図外の外部の記憶装 置から読み出してデータバスDBを経由し、図1に示した 先頭番地生成回路IAのRAM75(図2参照) に格納する 処理が含まれる。

(実施例2)図4に請求項2に記載のプログラマブルコ ントローラの一実施例の内、第1の制御演算手段として のBPU220 のブロック図を示す。このBPU220 を構 成要素とするプログラマブルコントローラは、図7に示 したプログラマブルコントローラとBPUの部分を除い て同一であり、同一のものは同一の符号を付して説明を 省略する。

【0022】BPU220は、BP21A、データ入力手段 としてのバスドライバ22と分配回路40、データ出力手段 としてのバスドライバ21と選択回路30、レジスタRA,RB 、命令先頭番地生成回路IA 番地生出力手段としての バスドライバ23と選択回路31と番地生成回路80とレジス タRT、を構成要素とする。これらの構成要素のうち、図

1 に示したものと同一のものは、同一の符号を付して説 明を省略する。BP21Aは選択回路31を、この回路への 選択信号Ai2,Ai3 を出力して制御する点を除き、図1に 示したBP21と同一の機能を有するビットプロセッサで あり、番地生成回路80は、この回路の入力データ端子に 入力されるデータの中の番地に関する部分からPC60が 出力する番地信号と同一の形式の番地信号を生成する回 路であり、例えば、図8の(c) に示した形式のオペラン ドの場合は、番地部分081の各ピットには1、他のピッ トには0との論理積演算を施して番地部分を残して上位 のビットを0にする。

【0023】BPU220を構成要素とするプログラマブ ルコントローラの命令の実行を図8に示した形式の命令 を実行する場合を例にし、オペランドOP1 ~OP3 は演算 に使用されるデータを格納する記憶手段の番地を表すも のとして、図4を参照して説明する。シーケンス制御プ ログラムの実行がBPU220 に移ると、BP21A は先 ず、図1により説明のBP21と同様にして命令コードIC (図8)を読み込み命令先頭番地生成回路 IA に格納し、 次いでバスドライバ22と分配回路40とを介して、オペラ ンドOP1 をレジスタRAIC、オペランドOP2 をレジスタRB に格納する。

【0024】次いで、BP21Aは、次に述べる動作を開 始する。先ず、選択回路31を制御して、レジスタRAの内 容、即ちオペランドOP1 を番地生成回路80に出力し、番 地生成回路80によってオペランドOP1 から生成された番 地信号をレジスタRTに格納する。次いで、バスドライバ 23を制御してアドレスバスABに出力し、オペランドOP1 が示すメモリ番地に格納されているデータを図外のユー ザーRAMからデータバスDB上に出力させ、このデータ がデータバス上で安定する時点においてバスドライバ22 と分配回路40を制御してレジスタRAC格納する。以上に 説明したオペランドOP1 から生成される番地によって指 定されるメモリの内容をレジスタに格納するまでの動作 は、番地信号をレジスタRTに格納するまでの1マシーン サイクルと、番地出力からこの番地で指定された記憶手 段の内容をレジスタRAIC格納するまでの1マシーンサイ クル、計2マシーンサイクルで行われる。BPU220 は 上述のとおりにして、直接演算されるデータをオペラン ドとして生成し、応用プログラムの先頭番地とともにC PUに渡す。

【0025】BPU220を有するプログラマブルコント ローラの動作は、図3のフローチャートによって説明し た実施例1のプログラマブルコントローラの動作と同様 であるが、図3に示す処理CS11において、本実施例にお いては、オペランドとしてBPU220 によって既に作成 されているデータが直接演算の対象とされる点が異な る。実施例1のプログラマブルコントローラの場合は処 理CS11において直接演算の対象とするデータを得るまで 50 の動作が、データの所在番地の生成と、生成された所在

番地によるデータの読み出しの準備と、データの読み込 みの、それぞれ異なるマシーンサイクルに分けてCPU により行われので、3マシーンサイクル以上の時間を必 要とするが、これに相当する処理を本実施例でば前述の とおりに2マシンサイクルで完了するので、実行サイク ルがさらに短縮される。

(実施例3)図5に請求項3に記載のプログラマブルコ ントローラの一実施例の内、第1の制御演算手段として のBPU320 のブロック図を示す。このBPU320 を構 成要素とするプログラマブルコントローラは、図7に示 10 たメモリの内容をデータバスDBに出力させ、データが安 したプログラマブルコントローラ 1 とBPUの部分を除 いて同一であり、同一のものは同一の符号を付して説明 を省略する。

【0026】BPU320は、BP21B、データ入力手段 としてのバスドライバ22と分配回路40、データ出力手段 としてのバスドライバ21と選択回路30、レジスタRA,RB, RC、命令先頭番地生成回路IA、番地出力手段としてのバ スドライバ23と選択回路31と番地生成回路80とレジスタ RT、演算手段としての選択回路32と演算器90を構成要素 とする。これらの構成要素のうち、図4に示したものと 20 同一のものは、同一の符号を付して説明を省略する。

【0027】BP21Bは、選択信号Aij(j は番号1~2) がAi3 までの3個の出力信号を有し、この信号によって 選択回路30への8組のデータ群の内から一つのデータ群 が選択できる機能をもち、判別回路100 からの信号SEの 入力値を条件とする動作機能が付加されている点を除 き、図4 に示したBP21A と同一の機能を有する。演算 器90は、レジスタRAとレジスタRBとからのデータを入力 されて、この二つのデータの演算、例えば二つのデータ の積を算出て選択回路32に出力する回路であり、演算結 30 果の他にこの演算器の実在を示す信号SA10を判別回路10 0 に出力する。91はBPU320 に実装が予定されている 演算器であるが実在しない。判別回路100は命令先頭番 地生成回路IAからの先頭番地信号IA1を入力されて、そ の番地信号から、BPU320 内で処理可能な命令か否か を判断し、処理可能と判断した場合は、演算器の存否を 示す信号SA1i(iは2桁目の番号)を参照し、演算器が実 在するならば、信号SEを能動の値にし、BPU320内で 処理不能または演算器が存在しない場合は信号SEを非能 動の値にする。

【0028】BPU320を有するプログラマブルコント ローラの動作を図5により、またこのプログラマブルコ ントローラの初期設定完了後の動作を示すフローチャー ト図6を参照して説明する。なお図のに示すフローチャ ートは図3に示したフローチャートと同一の処理を表す 部分は同一の符号を付して説明を省略する。初期設定が 完了しBPU320 に制御が渡されると、BP21B は処理 BS2 ~処理BS32までを実行する。ここまでの処理により 命令先頭番地生成回路IAICは応用命令の先頭番地が、レ ジスタRA,RB それぞれデータの所在を表す番地を含むオ 50 の実行プログラムの先頭番地を先頭番地生成回路の内部

ペランドOP1,OP2 が格納され、またレジスタRCには演算 結果を格納すべき番地を含むオペランドOP3 が格納され る。

【0029】さらにオペランドの形式からBP218 によ ってこのオペランドがデータの所在を表す番地と判断さ れる場合は、BP218 は選択回路31によって先ずレジス タRAを選択して番地生成回路80を介して生成された番地 をレジスタRTに格納し、続けてバスドライバ23を制御し て番地をアドレスバスABに出力し、この番地で指定され 定した時点でバスドライバ22を制御してこのデータをレ ジスタRAに格納する。同様にしてレジスタRBにオペラン FOP2 から生成されるメモリ番地の内容を、レジスタRC にオペランドOP3 から生成されるメモリ番地の内容を格

【0030】同時に判別回路100は、命令先頭番地生成 回路IAの出力IA1 と、演算器からの信号SA1iを入力し、 処理可能な命令であって、かつこの命令の演算器が存在 するならばBP21Bへの信号SEを能動にする。BP21B は、信号SEが非能動の場合は図6に示す処理BS33におい て、制御をCPUに渡し、CPUによる処理の完了をフ ローチャート上SW2 で示される位置で待機し、CPUに よる処理の完了を待って処理BS5 以下を実行する。信号 SEが能動の場合は、図6に処理BS34として示す処理を次 のとおりに実行する。即ち、BP21B (図5参照)は選 択回路31を制御してレジスタRCの内容を番地生成回路80 とレジスタRTを介して番地信号をアドレスバスABに出力 し、選択回路32と選択回路30とを介して演算器90の出力 データをデータバスDBに出力する。データバスDB上での データが安定する時点に図外のR AMにデータ書き込み を促す信号を送信し、データバスDB上のデータをそのR AMに書き込む。

【0031】演算は以上に説明したとおり、レジスタRA とレジスタRBにデータが入力されると直ちに引き続き演 算器90亿よって行われるので、CPUにそれぞれのデー タを読み込んで処理する方法に比較して早い処理が行わ れる。

-[0032]

【発明の効果】以上に説明したとおり、本発明は、第1. 種命令と第2種命令とからなるシーケンス制御用プログ ラムの内の第1種命令を実行する第1の制御演算手段 と、シーケンス制御プログラムの内の第2種命令を実行 する第2の制御演算手段と、シーケンス制御プログラム とこのプログラムの実行に必要なデータとを格納する記 億手段とを有するプログラマブルコントローラにおい て、第1制御演算手段は、先頭番地生成回路とレジスタ 群とデータ格納手段とデータ出力手段とを有し、シーケ ンス制御用プログラムの命令の形式から第1種命令と第 2種命令の区分けをし、第2種命令の場合は、この命令

で生成して記憶し、さらにデータ入力手段を介してオペランドをレジスタ群に格納し、第2制御演算手段は第1の制御演算手段からの信号を入力して、先頭番地生成回路が記憶する内容とレジスタ群が記憶する内容とを、データ出力手段を介して入力し、この入力した内容に基づいて応用命令を実行するものであるので、本発明によれば、前述のとおりに従来のプログラマブルコントローラにおいては、第2種命令の実行プログラムの先頭番地の確定までを第2の制御演算手段によって行うために数マシーンサイクル以上を要たものを、第1の制御演算手段によって行い1マシーンサイクルで処理可能とするので、高速な実行サイクルを有するプログラマブルコントローラが提供される。

【0033】また、第1の制御演算手段は番地出力手段を有し、レジスタ群に格納した第2種命令のオペランドが第2の制御演算手段の演算処理の対象となるデータの所在番地を表す場合は、この番地を番地出力手段を介して記憶手段に出力し、この記憶手段から番地の内容をデータ入力手段を介してレジスタ群に格納するので、第2の制御演算手段は、自体でオペランドに含まれる番地を 20 示すデータを使用してデータを読み出す必要がなく、データ読み出しの動作は、データ読み出し速度の早い第1制御演算手段によるから、さらに高速のプログラマブルコントローラが提供される。

【0034】さらにまた、 第1制御演算手段は、第2種命令の内の特定の命令用の演算手段と判別手段とを有し、第2種命令の演算処理の対象となるデータと演算処理の処理結果を格納すべき記憶手段の番地とをレジスタ群に格納した場合に、このデータを使って行う演算処理が演算手段によって処理可能か否かを判別手段によって判別し、処理可能の場合は、直接記憶手段の指定された番地に格納するので、さらに高速に動作するプログラマブルコントローラが提供される。

【図面の簡単な説明】

【図1】請求項1記載の発明による一実施例のプログラマブルコントローラの第1の制御演算手段としてのBP U120 のブロック図と周辺の回路を示す図

【図2】請求項1記載の発明による一実施例のプログラマブルコントローラの第1の制御演算手段としてのBP

Uが有する先頭番地生成回路IAのブロック図

【図3】請求項1記載の発明による一実施例のプログラマブルコントローラの動作を説明するフローチャート【図4】請求項2記載の発明による一実施例のプログラマブルコントローラの第1の制御演算手段としてのBPU220のプロック図と周辺回路を示す図

【図5】請求項3記載の発明による一実施例のプログラマブルコントローラの第1の制御演算手段としてのBPU320のブロック図と周辺の回路を示す図

【図6】請求項3記載の発明による一実施例のプログラマブルコントローラの動作を説明するフローチャート 【図7】従来の第1の制御演算手段と第2の制御演算手

すブロック図 【図8】シーケンス制御プログラムの命令の形式の一例 の説明図であって、(a) は一つの命令の全体を現す図、 (b) は命令コードICを現す図、(c) はオペランドOPを現

段とを有するプログラマブルコントローラの主要部を示

【図9】従来の第1の制御演算手段と第2の制御演算手段とを有するプログラマブルコントローラの一例の動作を示すフローチャート

【符号の説明】

す図

1 プログラマブルコントローラ 120,220,320,20 第1の制御演算手段(BPU)

BP ビットデータ処理プロセッサ

21,22,23 パスドライバー

S1,S2,S3 バスドライバ制御信号

 30
 選択回路

 40
 分配回路

 Ao0,Ao1
 出力制御信号

 IA
 先頭番地生成回路


RA,RB,RC,RT レジスタ


EN 記憶時点を与える信号

PC シーケンス制御プログラム用プログラ


ムカウンタ

AB アドレスパス DB データバス CB コントロールバス







【図5】



【図6】



[図7]



【図9】

